雷射鑽磨改質助半導體革命

【作者： 陳念舜】

迎接現今生成式AI驅動半導體產業變局，台灣該如何在護國神山的基礎上，強化次世代功率半導體和面板級先進封裝的供應鏈韌性與生態系尤為關鍵。

因應目前GPU尺寸越做越大，又要能封裝進入邏輯、射頻等愈來愈多且複雜的晶片。根據摩根士丹利最新報告，若以NVIDIA的H200 GPU為計算基礎，單片12吋晶圓約可封裝29組H200 GPU，但到了B200則僅能封裝16組。

因此繼CoWoS後，台積電再以「化圓為方」的CoPoS（Chip-on-Panel-on-Substrate）封裝IC技術成為市場焦點。

透過該技術直接於大型方形面板基板上排列晶片，即相當於捨棄傳統圓形的12吋晶圓的7倍之多，將大幅提升產能與面積利用率，可增加產出效益並有效降低成本。「同樣單位面積能放更多晶片，單位封裝成本就能降低」且CoPoS封裝結構上也會更具彈性，適合多樣化晶片尺寸與應用需求，未來有望進一步整合矽光子CPO等技術。

預計2026年將落腳台積電旗下采鈺科技公司，設立首條CoPoS實驗線；並敲定在嘉義AP 7廠引進設備生產，預計於2028 ~2029年間實現大規模量產，主要鎖定客戶端推動AI基礎建設帶動下的邊緣運算、ASIC（特殊應用積體電路）、5G與HPC高效能運算等高階應用。

晶圓、面板龍頭定規格 封測、設備廠跟進

且隨著面板級封裝趨勢逐漸成形，早已吸引國內外封裝大廠投入多年，包括日月光、力成等，選定的尺寸也各自不同。甚至傳出扇出型面板級封裝（FOPLP）可望接棒CoWoS，成為未來AI晶片封裝新主流，包含晶圓代工龍頭台積電、日月光、力成、群創、SpaceX等，主要就是看好FOPLP能增加大尺寸AI晶片產量並降低成本。

【欲閱讀更豐富的內容，請參閱CTIMES出版中心】